3 系統硬件設計  基于TMS320C6416T的數據采集存儲系統設計（2）

3.1 數據采集電路設計

TMS320C6416T的外部存儲器接口(EMIFA、EMIFB)可與外部元件無縫鏈接，片外設備(存儲器或I／O)則通過外部存儲器接口(EMIF)進行訪問。其中EMIFB為16位存儲器總線，分成4個空間．即BCE0～BCE3，每個存儲空間可獨立配置。本系統設計采用EMIFB的BCE2存儲空間，*高工作頻率為133MHz，工作時鐘來源為BECLKIN(外部輸入時鐘)、CPU時鐘四分頻(250 MHz)、CPU時鐘六分頻(167MHz)。EMIFB接口信號如圖2所示，其中BECLKOUT1時鐘輸出和EMIFB輸入時鐘的頻率相同。BECLKOUT2輸出時鐘的頻率為EMIFB輸入時鐘頻率的1／2或／14。BED[15：0]為16位數據總線，BEA[20：1]為20位外部地址總線。

設計時，THS12082通過捅座JDSP連接到EMIFB，片選信號CS0與BCE2相連，將THS12082配置在EMIFB的BCE2中；THS12082讀寫控制信號RD、WR(R／W)分別接EMIFB的BARE、BAWE；AINP、AINM為模擬輸入通道；外部輸入參考電壓的正負極REFM、REFP分別通過電容接地；由于THS12082的REFOUT為2.5V參考電壓輸出，將REFIN引腳接至REFOUT引腳，實現2.5V標準電壓的輸入；DATA_AV數據有效信號與DSP的EXT-INT4相連，數據采集FIFO存滿后，申請中斷通知DSP讀取數據；THS12082溢出信號OV_FL與DSP的EXT-INT5相連，表示有溢出，這時應處理溢出處理；12位數據線接EMIFB的BED[15：0]的低12位；A／D時鐘通過J_CLK插座接DSP的TOUT1定時器輸出，通過對DSP內部定時器Timer1的編程產牛8MHz采樣時鐘，并根據采樣要求調整。THS12082與TMS320C6416的接口電路如圖3所示。輸入信號時，系統可通過J_AINP或J_AINM輸入，經運算放大器AD8042AR將信號變換到THS12082采樣范圍1.5～3.5V內進行采樣，也可選擇通過J_DIF輸入，選擇差分模式采樣信號。