3.2 數據存儲電路設計  基于TMS320C6416T的數據采集存儲系統設計（4）

TMS320C6416T的EMIFA為64位存儲器總線，分成4個存儲空間ACE0～ACE3，每個存儲空間可獨立配置，無縫接口具有多種類型的存儲器(SRAM、ROM、SDRAM等)。EMIFA工作時鐘有：AECLKIN(外部輸入)、CPU時鐘四分頻(250MHz)、CPU時鐘六分頻(167 MHz)。EMIFA接口信號如圖4所示。該系統設計選用同步存儲器SDRAMHY57V283220T，其容量為2M×32位。該器件的32位數據線與EMIFA的64位數據總線AED[0：63]的低32位AED[0：31]相連；12位地址線接EMIFA的20位地址總線的AEA[3：14]；片選信號CS接EMIFA的ACE0，將SDRAM配置在ACE0空間中；列、行地址選通信號CSA、RAS接EMIFA的ASD-CAS、ASDRAS；寫信號WE接EMIFA的寫使能信號ASD-WE；HY57V283220T的時鐘由AECLKOU1提供，并與EMIFA的時鐘相同；CKE接ASDCKE，SDRAM時鐘使能，其接口電路如圖5所示。

4 系統軟件設計

系統軟件設計主要是對DSP TMS320C6416T編程，應用軟件CCS3.3配置其內部資源，產生A／D轉換器的讀寫時序，寫入控制字，讀取采樣結果進而處理數字信號。系統上電后，首先初始化A／D轉換器寫入控制字，進而DSP產生時鐘信號，啟動A／D轉換器進行采樣，待FIFO數據存滿后中斷DSP，DSP通過EDMA控制器從數據總線讀取???據，并且保存在SDRAM單元。對存儲單元的采樣數據進行一定的算法處理，如頻譜分析等。該系統驅動軟件流程如圖6所示。

系統測試是對1MHz頻率信號進行采樣，將采樣值存入存儲單元SDRAM，計算機通過TMS320C6416T的JTAG接口訪問存儲單元，將數據讀回并做FFT分析，分析結果表明完全符合輸入正弦波，波形無失真，信噪比好，特別適用于數字信號處理前端的模數轉換器。