過(guò)去開(kāi)發(fā)一個(gè)多處理器應(yīng)用，可能只需要寫(xiě)下那些要求，核對(duì)一下那些大型DSP供應(yīng)商所供應(yīng)的器件的規(guī)格，然后選擇*好的芯片就可以了。但時(shí)代已經(jīng)變了，今天的工程師們有了更多的選擇。大型FPGA供應(yīng)商改進(jìn)了他們的信號(hào)處理產(chǎn)品，而選擇*佳方案則變得復(fù)雜。
在本文中，我們將探討一下多處理器系統(tǒng)有什么可以利用的，以及如何在DSP、FPGA或者二者的混合方案之間作出*好的選擇。我們將分別簡(jiǎn)單地討論這兩種芯片，但將主要內(nèi)容更多地集中在系統(tǒng)級(jí)因素上。
對(duì)于高性能信號(hào)處理應(yīng)用，當(dāng)然還有除DSP和FPGA之外的其它選擇。ASIC和ASSP都能很好地適用于某個(gè)特定的信號(hào)處理應(yīng)用，但**于在大規(guī)模應(yīng)用中，否則它們的高成本都會(huì)讓它們無(wú)法成為優(yōu)選。
已獲認(rèn)可的DSP方案
自從20世紀(jì)80年代被發(fā)明以來(lái)，DSP一直以合理的功耗和價(jià)格提供著優(yōu)越的性能。對(duì)于很多基于不斷快速改變的新興標(biāo)準(zhǔn)的應(yīng)用來(lái)說(shuō)，DSP都很有吸引力。由于DSP算法可以很容易地以C語(yǔ)言等簡(jiǎn)單語(yǔ)言來(lái)執(zhí)行，就能在標(biāo)準(zhǔn)發(fā)生變化時(shí)更容易地對(duì)代碼進(jìn)行更新來(lái)反映這種變化。
另外，很多用于*新無(wú)線標(biāo)準(zhǔn)等應(yīng)用領(lǐng)域的信號(hào)處理算法的復(fù)雜本性，使之更適合利用DSP來(lái)執(zhí)行：一個(gè)DSP設(shè)備可以通過(guò)呼叫一個(gè)不同的軟件程序來(lái)更容易地改變處理算法。盡管現(xiàn)在的FPGA可以快速重配，但要在繼續(xù)處理數(shù)據(jù)的情況下動(dòng)態(tài)地實(shí)現(xiàn)這一點(diǎn)，則是非常復(fù)雜且很有挑戰(zhàn)性的。
DSP在功耗方面也在不斷改進(jìn)。在手持設(shè)備市場(chǎng)的需求驅(qū)動(dòng)下，一些下一代高性能DSP結(jié)合了功耗管理技術(shù)。這可以讓整個(gè)系統(tǒng)的功耗在低數(shù)據(jù)量時(shí)得到降低，或者用來(lái)阻止過(guò)熱。一個(gè)功耗和溫度敏感型FPGA配置也能以相似的方式來(lái)管理其時(shí)鐘域，但需要更多的開(kāi)發(fā)工作。
但是，DSP并不特別適合并行處理：有些并行處理任務(wù)可能只需要一個(gè)FPGA，卻會(huì)需要多個(gè)DSP。比如，在無(wú)線基帶領(lǐng)域，對(duì)于WiMAX直角頻分多路存取(OFDMA)通道的處理來(lái)說(shuō)，一個(gè)純DSP方案在所能處理的帶寬和通道數(shù)量上無(wú)法匹敵一個(gè)FPGA方案。因此DSP方案就會(huì)產(chǎn)生過(guò)高的成本和功耗。
靈活的FPGA方案
FPGA相比于DSP有一個(gè)很大的優(yōu)勢(shì)：在并行應(yīng)用中的效率－這是通過(guò)采用多個(gè)并行處理區(qū)塊來(lái)實(shí)現(xiàn)的。FPGA擁有能讓嵌入式系統(tǒng)設(shè)計(jì)者將設(shè)備和應(yīng)用實(shí)現(xiàn)***匹配的靈活性，并能以每通道較低的成本達(dá)到*高的數(shù)據(jù)吞吐量。
FPGA雖然具有很高靈活性，但相比于硬接線式架構(gòu)，它的門(mén)極數(shù)量和非優(yōu)化型方案的硅面積增加，因而在功耗上產(chǎn)生了額外的成本。但是，65納米技術(shù)和性能相當(dāng)?shù)腁SIC技術(shù)在量產(chǎn)中的應(yīng)用，讓FPGA不僅能在實(shí)驗(yàn)室環(huán)境中降低功耗，還能在量產(chǎn)中也將功耗進(jìn)一步降低。
盡管芯片層的功耗更高，但FPGA的通道平均功耗可以比DSP的低很多。DSP一般功耗只有3～4W，而FPGA的功耗為7～10W，但FPGA能處理相當(dāng)于DSP的十倍的通道密度。